AcademyGilbak LogoAcademyGilbak
Architecture Matérielle & Systèmes · NSI PremièreModèle de Von NeumannMicro-CPU & Assembleur

Simulateur de Processeur & Architecture Von Neumann

Visualisez en temps réel le fonctionnement interne d'un microprocesseur : le cycle d'horloge Fetch → Decode → Execute, le flux de données sur les bus, les registres internes (PC, IR, R0-R3, Flags) et la mémoire centrale RAM.

Phase active :1. FETCH (Chargement)
Cycles : 0 · Instructions : 0

Unité Centrale de Traitement (CPU)

8/16-bit Micro-Architecture
UNITÉ DE COMMANDE (UC)Séquenceur
PC (Program Counter) :0 (0x00)
IR (Instr. Register) :NOP
MAR (Adresse)0
MBR / MDR (Donnée)0
UNITÉ ARITHMÉTIQUE & LOGIQUEUAL / ALU
[ ADD · SUB · MUL · CMP · AND · OR ]
Registre d'État (Flags) :
Flag Z (Zéro)0 (NON)
Flag N (Négatif)0 (NON)
Flag C (Retenue)0
REGISTRES GÉNÉRAUX RAPIDES (SRAM INTERNE)1 cycle d'accès
R000x00 · 0b00000000
R100x00 · 0b00000000
R200x00 · 0b00000000
R300x00 · 0b00000000
BUS DE COMMUNICATION SYSTÈME :
Bus d'Adresses (CPU → RAM)
Bus de Données (CPU ↔ RAM)
Bus de Contrôle (R/W)

Mémoire Centrale (RAM - 32 Mots)

Adresses 0x00 à 0x1F

Chaque cellule stocke une instruction assembleur ou une donnée numérique. Cliquez sur une case pour modifier sa valeur.

[00]LDR R0, [20]
PC
[01]LDR R1, [21]
[02]ADD R2, R0, R1
[03]STR R2, [22]
[04]HALT
[05]0
[06]0
[07]0
[08]0
[09]0
[10]0
[11]0
[12]0
[13]0
[14]0
[15]0
[16]0
[17]0
[18]0
[19]0
[20]15
[21]27
[22]0
[23]0
[24]0
[25]0
[26]0
[27]0
[28]0
[29]0
[30]0
[31]0
Journal d'Exécution Micro-Processeur en Temps Réel
Derniers événements du cycle CPU
>Initialisation du Micro-Processeur Von Neumann.
>Programme 'Addition Simple' chargé en RAM.
>Prêt pour le cycle d'horloge (Fetch -> Decode -> Execute).

Éditeur Assembleur & Compilateur NSI

Écrivez votre propre code assembleur, utilisez des labels (boucle:) et des variables (@20: 15).

1
2
3
4
5
6

Syntaxe & Mnémoniques NSI

LDR Rd, [addr]

Charge RAM[addr] dans Rd.

STR Rs, [addr]

Écrit Rs dans RAM[addr].

ADD Rd, Rs, Rn

Rd ← Rs + Rn

SUB Rd, Rs, Rn

Rd ← Rs - Rn

CMP Rd, #val

Met à jour Flags (Z, N).

BGT / BEQ label

Saut conditionnel.

@20: 42

Définit variable en case 20.

HALT

Arrêt du CPU.

Entraînement Interactif · Épreuves NSI

Maîtrisez l'architecture de Von Neumann et les registres

Score : 0 / 0

Quelle est la caractéristique fondatrice de l'Architecture de Von Neumann (1945) ?

Synthèse & Révision Première NSI

Les 4 Composants Fondamentaux de l'Architecture de Von Neumann

1. Unité de Commande (UC)

Orchestre le fonctionnement global de la machine. Elle extrait l'instruction de la mémoire (Fetch) grâce au Compteur Ordinal (PC), la décode (Decode) et envoie les ordres électriques.

2. Unité Arithmétique (UAL)

Effectue tous les calculs mathématiques (addition, soustraction, multiplication) et logiques (ET, OU, comparaison). Elle met à jour les drapeaux d'état (Z, N).

3. Mémoire Centrale (RAM)

Espace unifié qui stocke à la fois les instructions du programme et les données (variables). L'accès se fait par adresse binaire.

4. Les Bus Système

Lignes de communication partagées reliant le CPU et la RAM : bus d'adresses (unidirectionnel), bus de données (bidirectionnel) et bus de contrôle (lecture/écriture).